# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-186217

(43) Date of publication of application: 03.07.1992

(51)Int.CI.

G02F 1/133 G02F 1/133 G09G 3/36

(21)Application number : 02-314242

(71)Applicant : CANON INC

(22)Date of filing:

21.11.1990


(72)Inventor: KUREMATSU KATSUMI

# (54) INTERLACE DRIVING METHOD FOR HIGHLY DIELECTRIC LIQUID CRYSTAL PANEL

# (57)Abstract:

PURPOSE: To obtain an excellent light actuation in the case of driving a highly dielectric liquid crystal panel in an interlace mode by resetting respective pixels on the panel during a non-display field period.

CONSTITUTION: On respective piccels 8 on FLC panel 1, active matrix driving in an interlace mode is carried out by means of TFT 9, X driver 2, Yodd driver 3-1 and Yeven driver 3-2. The Yodd driver 3-1 drives respective gates in an odd gate line group 6-1, and the Yeven driver 3-2 drives respective gates in an even gate line group 6-2. A reset signal having minus polarity and a light signal having plus polarity are impressed alternately upon a signal line group 7 with every horizontal period by means of the X driver 2 and a reset/light switching circuit 5. Thereby, an excellent light actuation can be obtained.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### ⑫公開特許公報(A) 平4-186217

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)7月3日 7

1/133 G 02 F

560 550 7634-2K 7634-2K

3/36 G 09 G

7926-5G

審査請求 未請求 請求項の数 2 (全5頁)

60発明の名称

強誘電液晶パネルのインタレース駆動方法

②特 願 平2-314242

願 平2(1990)11月21日 22出

明 者 個発

克 巳

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

キャノン株式会社 ②出 願 人

東京都大田区下丸子3丁目30番2号

外1名 弁理士 伊東 哲也 何代 理

## 1. 発明の名称

強誘電液晶パネルのインタレース駆動方法

#### 2. 特許請求の範囲

(1)強誘電液晶パネルをインタレースモードに より駆動する際、該パネルの各ピクセルを非表示 フィールド期間中にリセットすることを特徴とす る強誘電液晶パネルの駆動方法。

(2) 前記各ピクセルを非表示フィールド期間の 全期間にわたってリセットすることを特徴とする 特許請求の範囲第1項記載の強誘電液晶パネルの 驱動方法.

## 3 . 発明の詳細な説明

# [産業上の利用分野]

本発明はアクティグマトリックス型強誘電液晶 パネルをNTSC・HD等のインタレースモード で駆動する際の駆動方法に関するものである。

#### [ 従来技術]

従来、この種の液晶パネル駆動方法はUSP 4,840,462 (Philips) に示されるように、リセット とライト(春込み)信号を水平周期期間内に時分 割して挿入するという方法を採っていた。第3図 は、このような従来の駆動方法を実行するための 駆動系を示し、第4図は、第3図の駆動系におけ る各信号のタイミングを示す。第3図において、 1はアクティグマトリックス型の強誘電液晶バネ ル(以下、FLCパネルという)、2はXドライ バ、 3 は Y ドライバ、 4 はタイミングコントロー ラ、 5はリセット/ライト切換回路、 6はゲート ライン、7は信号ライン、BはFLCピクセル (画素) 9はTFT(薄膜トランジスタ)であ る。第3図の駆動系は、水平周期の前半でリセッ トを行ない、後半でライトを行なうというもので あった。さらに各ピクセル8のリセット信号11 印加とライト信号10印加との期間を数水平周期 分(第4図の例では4周期分)ずらすことによ り、リセット信号11の印加中と印加後ライト

信号10が印加されるまでのピクセル8がオーフ、状態となっている前記数水平周期分の期間は、リセット電圧12がピクセル8内の強誘・ラーに掛かり続けるように、号11日のほぼ垂直周期に相当する期間(ピートにのはいかのからライトまでのはいかのからライトはいって、リセットからライトまでの数水平周期によって、リセットからライトは号10に相当する表示状態を保っていた。

## [発明が解決しようとする課題]

しかしながら、上記従来例ではリセット電圧 (マイナス)印加期間に対してライト電圧に対してのイナス)印加期間に対してめ、時間平均にはるかに長いため、時間平均的には各FLCピクセル8に掛かって、第5図に示すは ス側に片寄っている。このため、第5図に示すように、FLCピクセル8のFLC層16内には下

、 における両電極への不純物イオンの蓄積をもり セットすることができる。このため、不純物イ オンによるライト動作への妨害を無くし、良好な FLCパネルの駆動が行なうことができる。

## [実施例]

第1図および第2図は、本発明の一実施例に掛かるFLCバネル駆動系のブロック図および動象のブロック図および動象のブロック図および動物のタイミングチャートである。第1図の駆動動を は、第3図のYドライバ3をYodd ドライバ3ー 1 とYevenドライバ3ー2 とに分離していましたものである。すなわち、第1図の駆動をはいて、FLCバタールとを独立して駆動するようにしたものである。すなわち、第1図の駆動をはいて、FLCバネス・Yodd ドライバ3ー1 およびYevenドライバ3ー2 によりインタレース モードのアクティグマトリックス駆動をなされる。Yodd ドライバ3ー1 は奇数(odd)ゲートライン群6-1の各ゲートを

両電極15、17上に蓄積し、これによる内部電界がFLCの挙動(特にライト動作)を妨げるという欠点を有していた。

本発明は、上述した従来例における問題点に鑑みてなされたもので、特に、FLCバネルをインタレースモードで駆動する際に、不純物イオンによるライト動作への妨害を無くしてFLCバネルを良好に駆動できる駆動方法を提供することを目的としている。

# [課題を解決するための手段]

前記目的を達成するため、本発明では、FLC パネルをインタレースモードで駆動することを前 提に、その際の非表示フィールド期間をリセット に利用することを特徴としている。

#### [作用]

本発明によれば、FLCパネルをインタレース モードで駆動する際、非表示フィールド期間をリセットに利用することにより、各FLCビクセル

駆動し、Yevenドライバ3-2は、偶数(even) がートライン群6-2の各ゲートを駆動する。信 号ライン群7には、Xドライバ2およびリセット クライト切換回路5により、1/2イナスを開りとなった信号(マイナスを性のリセット信号(マイナス)(第一次ではないがある。 を照り、1/マイナスをでするがです。 を照り、2をでする。 を照り、2をでする。 をのうったで、名タイミングでサンプをできる。 信号を1水平ラインカホールドした書込信号である。

まず、ビデオ信号における奇数フィールド時には、第2図Aに示すように、Yodd ドライバ3ー1によるゲートバルス印加のタイミングを11ン6によるがートバルスの奇数ゲートライン6・1上の各ピクトライン6ー2上の各ピクを印かにはライン6ー1上でカット期間中ずっと面圧13が加わって表示が行なわ

れ、偶数ゲートライン6-2上ピクセルにはりセ ット電圧12が加わってリセット動作がなされる (第2図 B 参照)。また、ビデオ信号における偶 数フィールド時には、同様に、奇数フィールド時 とは逆の信号が奇数と偶数それぞれのゲートライ ン上ピクセルに印加することにより、奇数ゲート 丶 ライン6-1上ピクセルにはりセット電圧が該フ ィールド期間中加わり続けてリセット動作が行な われ、偶数ゲートライン6-2上ピクセルにはラ イト電圧が加わり続けて、 表示がなされる(第2 図 B 参照)。したがって、各FLCピクセルへの 印加電圧はその時間平均がほぼブラス・マイナス されて相殺されるか、または若干マイナス側に片 寄るようになる(リセット電圧はその絶対値がラ イト電圧の最大値とほぼ等しく設定するのが好ま しいため)。これにより、不純物イオンが常に前 述したライト動作妨害と逆の側に引き戻される。 つまり、FLCのみでなく不純物イオンもリセッ トがなされることになるため、次のライト動作が 良好に行なわれ、ライト電圧に忠実な表示が可能

第5図は、FLCビクセル断面の模式図である。

1 : F L C バネル

2 : X F ラ イ バ

3 : Y F ライバ

3 - 1 : Y odd ドライバ

3 - 2 : Y evenドライバ

4:タイミングコントローラ

5:リセット/ライト切換回路

6:ゲートライン

6-1: odd ゲートライン

6 - 2 : evenゲートライン

7:信号ライン

B: FLCピクセル

9 : T F T

10: ライト信号

11:リセット信号

12:リセット電圧波形

13:ライト電圧波形。

となる。

#### [発明の効果]

以上説明したように、本発明によると、FLCパネルをNTSC・HDなどのインタレースモードにより駆動する際、非表示フィールド期間をサセットに利用することにより、十分長いリセット期間が得られるため、FLC層中の不純物イオンをもリセットすることが可能となり、良好なライト動作ができる効果がある。

#### 4.図面の簡単な説明

第1図は、本発明の一実施例に係るFLCパネル駆動系のブロック図、

第 2 図は、第 1 図の駆動系における各信号のタ イミングチャート、

第3図は、従来のFLCバネル駆動系のブロック図、


第 4 図は、第 3 図の駆動系のタイミングチャート、そして

14:不純物イオン


15.17:電極


16:FLC層

特 許 出 顧 人キャノン株式会社代理人 弁理士伊 東 哲 也代理人 弁理士伊 東 辰 雄




第 | 図





第 3 図



第 5 図

